RISC-V，简介-0

文章来自微信公众号“科文路”，欢迎关注、互动。转发须注明出处。

本文属于入门RISC-V系列，本文为开篇，为翻译自维基百科RISC-V的简介内容。

RISC-V（发音为“risk-five”）是始于 2010 年的一种开放标准的指令集架构（ISA），基于精简指令集（RISC）。不同于大多数其他 ISA 的设计，RISC-V 提供不需要付费的开源许可。许多公司正在提供或已经宣布推出了 RISC-V 硬件，支持 RISC-V 的开源操作系统也已推出，并且该指令集在几个流行的软件工具链中得到了支持。

该项目于 2010 年在加州大学伯克利分校开始，但当前许多贡献者不属于该大学。与其他通常只为简化说明而优化的学术设计不同，设计者们希望 RISC-V 指令集可用于实际计算机。

一览

Designer	University of California, Berkeley
Bits	32, 64, 128
Introduced	2010
Version	unprivileged ISA 20191213, privileged ISA 20211203
Design	RISC
Type	Load-store
Encoding	Variable
Branching	Compare-and-branch
Endianness	Little
Page size	4 KiB
Extensions	M: Multiplication; A: Atomics – LR/SC & fetch-and-op; F: Floating point (32-bit); D: FP Double (64-bit); Q: FP Quad (128-bit); Zicsr: Control and status register support; Zifencei: Load/store fence; C: Compressed instructions(16-bit)
Open	Yes, royalty free
Registers, general purpose	16, 32 (including one always-zero register)
Registers, floating point	32 (F extension), 64 (D extension), 128 (Q extension) (optional)

都看到这儿了，不如关注每日推送的“科文路”、互动起来~